Knjige▹Računari i Internet▹Programiranje
АРХИТЕКТУРА РАЧУНАРА, Пројектовање модула дигиталних система са VHDL
Књига представља уџбеник за предмет Архитектура рачунара II на Државном универитету у Новом Пазару.
У глави 1 се најпре уводе основни појмови везани за Булову алгебру, разматра представљање прекидачких функција Буловим изразима, приказује један од поступака минимизације прекидачких функција коришћењем Карноових карти, даје дефиниција прекидачких мрежа, уводи подела прекидачких мрежа на комбинационе и секвенцијалне, разматрају логички и меморијски елементи који се користе за реализацију прекидачких мрежа, дефинише структура комбинационих и секвенцијалних прекидачких мрежа и даје поступак синтезе комбинационих и секвенцијалних прекидачких мрежа којим се на основу задатог закона функционисања одређује структурна шема.
У глави 2 се разматрају могући начини формалног описа комбинационих прекидачких мрежа са VHDL. У оквиру тога се најпре дају могући описи логичких елемената који се користе за реализацију структурних шема комбинационих прекидачких мрежа и затим описи структурних шема добијених синтезом комбинационих прекидачких мрежа и комбинационих модула разматраних у глави 1.
У глави 3 се разматрају могући начини формалног описа секвенцијалних прекидачких мрежа са VHDL. У оквиру тога се најпре дају могући описи меморијских модула који се заједно са логичким елементима користе за реализацију структурних шема секвенцијалних прекидачких мрежа и затим описи структурних шема добијених синтезом секвенцијалних прекидачких мрежа и секвенцијалних модула разматраних у глави 1.
У глави 4 се даје формалан приказ могућности језика VHDL у складу са верзијо мстандарда IEEEStd1076™-2008 из 2008 године. Структура приказа језика VHDL следи структуру официјелног IEEE приручника за VHDL. Могућности језика VHDL су дате само у обиму неопходном да се прате описи комбинационих и секвенцијалних прекидачких мрежа из глава 2 и 3, па се за комплетне информације о могућностима језика VHDL у свим одељцима овог описа дају референце на одговарајућа поглавља из IEEE приручника за језик VHDL.
У глави 5 се даје коришћена литература која укључује уџбенике и збирке задатака из прекидачких мрежа и дигиталне електронике, уџбенике из пројектовања дигиталних система са VHDL и радове из области пројектовања и симулације дигиталних система
У глави 1 се најпре уводе основни појмови везани за Булову алгебру, разматра представљање прекидачких функција Буловим изразима, приказује један од поступака минимизације прекидачких функција коришћењем Карноових карти, даје дефиниција прекидачких мрежа, уводи подела прекидачких мрежа на комбинационе и секвенцијалне, разматрају логички и меморијски елементи који се користе за реализацију прекидачких мрежа, дефинише структура комбинационих и секвенцијалних прекидачких мрежа и даје поступак синтезе комбинационих и секвенцијалних прекидачких мрежа којим се на основу задатог закона функционисања одређује структурна шема.
У глави 2 се разматрају могући начини формалног описа комбинационих прекидачких мрежа са VHDL. У оквиру тога се најпре дају могући описи логичких елемената који се користе за реализацију структурних шема комбинационих прекидачких мрежа и затим описи структурних шема добијених синтезом комбинационих прекидачких мрежа и комбинационих модула разматраних у глави 1.
У глави 3 се разматрају могући начини формалног описа секвенцијалних прекидачких мрежа са VHDL. У оквиру тога се најпре дају могући описи меморијских модула који се заједно са логичким елементима користе за реализацију структурних шема секвенцијалних прекидачких мрежа и затим описи структурних шема добијених синтезом секвенцијалних прекидачких мрежа и секвенцијалних модула разматраних у глави 1.
У глави 4 се даје формалан приказ могућности језика VHDL у складу са верзијо мстандарда IEEEStd1076™-2008 из 2008 године. Структура приказа језика VHDL следи структуру официјелног IEEE приручника за VHDL. Могућности језика VHDL су дате само у обиму неопходном да се прате описи комбинационих и секвенцијалних прекидачких мрежа из глава 2 и 3, па се за комплетне информације о могућностима језика VHDL у свим одељцима овог описа дају референце на одговарајућа поглавља из IEEE приручника за језик VHDL.
У глави 5 се даје коришћена литература која укључује уџбенике и збирке задатака из прекидачких мрежа и дигиталне електронике, уџбенике из пројектовања дигиталних система са VHDL и радове из области пројектовања и симулације дигиталних система
Детаљни подаци о књизи
Наслов: АРХИТЕКТУРА РАЧУНАРА, Пројектовање модула дигиталних система са VHDL
Издавач: Akademska misao
Страна: 411 (cb)
Povez: meki
Писмо: ћирилица
Формат: 17,6 x 25,0 cm
Година издања: 2021
ИСБН: 978-86-7466-862-7
Budite prvi koji će svoje mišljenje podeliti sa drugima (