Autor: William Stallings
Strana: 896
► Ostali detalji

SVEOBUHVATNI OPIS NAJVAŽNIJIH ELEMENATA
PROJEKTOVANJA PROCESORA I RAČUNARA.
Knjiga „Organizacija i arhitektura računara“, 11. izdanje, opisuje strukturu i funkciju računara. Njena svrha je da predstavi, što je jasnije i potpunije moguće, prirodu i karakteristike savremenih računarskih sistema. Pišući jasnim, sažetim i prijemčivim stilom, autor William Stallings nudi sveobuhvatno razmatranje najvažnijih pitanja koja se tiču organizacije i arhitekture računara, kao i prikaz problema pri projektovanju savremenih računara. Teme kao što su U/I funkcije i strukture, računari sa smanjenim skupom instrukcija (RISC) i paralelni procesori se podrobno istražuju, uporedo sa primerima iz stvarnog sveta kojima se tekst poboljšava i dodatno budi zanimanje studenata. Uključivanjem potpuno novih delova i poboljšanom pristupu datim temama, 11. izdanje nudi studentima poslednje inovacije i unapređenja iz oblasti organizacije i arhitekture računara.
Udžbenik je namenjen nastavnicima i studentima osnovnih i poslediplomskih studija za računarske nauke, računarsku tehniku i elektrotehniku.

Sadržaj
Predgovor
O autoru
PRVI DEO UVOD
Poglavlje 1 Osnovni pojmovi i evolucija računara
1.1 Organizacija i arhitektura
1.2 Struktura i funkcija
1.3 IAS računar
1.4 Logička kola, memorijske ćelije, čipovi i moduli sa više čipova
1.5 Evolucija Intel x86 arhitekture
1.6 Ugrađeni sistemi
1.7 Arhitektura ARM procesora
1.8 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 2 Pojam i smisao performansi računara
2.1 Projektovanje za performanse
2.2 Procesori sa više jezgara, MIC i CPGPU procesori
2.3 Dva zakona koja nude bolji uvid: Amdalov zakon i Litlov zakon
2.4 Osnovna merila performansi računara
2.5 Izračunavanje srednje vrednosti
2.6 Merenje performansi i SPEC merenje performansi
2.7 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 3 Pogled odozgo na funkcije i međusobne veze unutar računara
3.1 Komponente računara
3.2 Funkcije računara
3.3 Strukture veza između komponenti računara
3.4 Povezivanje pomoću sabirnica
3.5 Povezivanje od tačke do tačke
3.6 PCI Express
3.7 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 4 Hijerarhija memorije: lokalnost i performanse
4.1 Princip lokalnosti
4.2 Karakteristike memorijskih sistema
4.3 Hijerarhija memorije
4.4 Modelovanje performansi hijerarhije memorije sa više nivoa
4.5 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 5 Keš memorija
5.1 Principi keš memorije
5.2 Elementi projektovanja keš memorije
5.3 Organizacija keš memorije familije procesora Intel x86
5.4 Organizacija keš memorije procesora IBM z13
5.5 Modeli performansi keš memorije
5.6 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 6 Unutrašnja memorija
6.1 Poluprovodnička glavna memorija
6.2 Ispravljanje grešaka
6.3 DDR DRAM memorija
6.4 eDRAM memorija
6.5 Fleš memorija
6.6 Novije tehnologije postojanih poluprovodničkih memorija
6.7 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 7 Spoljašnja memorija
7.1 Magnetni disk
7.2 RAID diskovi
7.3 Poluprovodnički (SSD) diskovi
7.4 Optička memorija
7.5 Magnetna traka
7.6 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 8 Ulazno/izlazne operacije
8.1 Spoljašnji uređaji
8.2 U/I moduli
8.3 Programirane U/I operacije
8.4 U/I operacije upravljane prekidima
8.5 Direktno pristupanje memoriji
8.6. Direktno pristupanje keš memoriji
8.7 U/I kanali i procesori
8.8 Standardi za povezivanje spoljašnjih uređaja
8.9 U/I struktura računara IBM z13
8.10 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 9 Podrška operativnog sistema
9.1 Prikaz operativnih sistema
9.2 Raspoređivanje
9.3 Upravljanje memorijom
9.4 Upravljanje memorijom u procesorima Intel x86
9.5 Upravljanje memorijom u procesoru ARM
9.6 Ključni termini, kontrolna pitanja i zadaci
TREĆI DEO ARITMETIKA I LOGIKA
Poglavlje 10 Brojevni sistemi
10.1 Decimalni sistem
10.2 Pozicioni brojevni sistemi
10.3 Binarni sistem
10.4 Pretvaranje između binarnih i decimalnih brojeva
10.5 Heksadecimalna notacija
10.6 Ključni termini i zadaci
Poglavlje 11 Računarska aritmetika
11.1 Aritmetičko-logička jedinica
11.2 Predstavljanje celih brojeva
11.3 Aritmetika celih brojeva
11.4 Predstavljanje brojeva sa pokretnim zarezom
11.5 Aritmetika brojeva sa pokretnim zarezom
11.6 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 12 Digitalna logika
12.1 Bulova algebra
12.2 Logička kola
12.3 Kombinaciona kola
12.4 Sekvencijalna kola
12.5 Programabilni logički uređaji
12.6 Ključni termini i zadaci
ČETVRTI DEO SKUPOVI INSTRUKCIJA I ASEMBLERSKI JEZIK
Poglavlje 13 Skupovi instrukcija: karakteristike i funkcije
13.1 Karakteristike mašinskih instrukcija
13.2 Tipovi operanda
13.3 Tipovi podataka u procesorima Intel x86 i ARM
13.4 Tipovi operacija
13.5 Tipovi operacija procesora Intel x86 i ARM
13.6 Ključni termini, kontrolna pitanja i zadaci
Dodatak 13a Poredak bitova sa manjeg, većeg i oba kraja
Poglavlje 14 Skupovi instrukcija: načini i formati adresiranja
14.1 Načini adresiranja
14.2 Načini adresiranja koje koriste x86 i ARM
14.3 Formati instrukcija
14.4 Formati instrukcija procesora x86 i ARM
14.5 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 15 Asemblerski jezik i srodne teme
15.1 Koncepti asemblerskog jezika
15.2 Motivacija za programiranje u asemblerskom jeziku
15.3 Elementi asemblerskog jezika
15.4 Primeri
15.5 Tipovi asemblera
15.6 Asembleri
15.7 Učitavanje i povezivanje
15.8 Ključni termini, kontrolna pitanja i zadaci
PETI DEO CENTRALNA PROCESORSKA JEDINICA
Poglavlje 16 Struktura i funkcija procesora
16.1 Organizacija procesora
16.2 Organizacija registara
16.3 Ciklus instrukcije
16.4 Protočna obrada instrukcija
16.5 Organizacija procesora za protočnu obradu
16.6 Familija procesora x86
16.7 ARM procesor
16.8 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 17 Računari sa smanjenim skupom instrukcija
17.1 Karakteristike izvršavanja instrukcije
17.2 Korišćenje velikog niza registara
17.3 Optimizacija registara kompajlerom
17.4 Arhitektura smanjenog skupa instrukcija
17.5 Protočna obrada u RISC arhitekturi
17.6 Procesor MIPS R4000
17.7 SPARC arhitektura
17.8 Organizacija procesora za protočnu obradu
17.9 CISC, RISC arhitekture i savremeni sistemi
17.10 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 18 Paralelna obrada na nivou instrukcija i superskalarni procesori
18.1 Uvod
18.2 Problemi projektovanja
18.3 Mikroarhitektura procesora Intel Core
18.4 Procesor ARM Cortex-A8
18.5 Procesor ARM Cortex-M3
18.6 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 19 Operacije kontrolne jedinice i mikroprogramirana kontrola
19.1 Mikrooperacije
19.2 Kontrola procesora
19.3 Ožičena realizacija
19.4 Mikroprogramirana kontrola
19.5 Ključni termini, kontrolna pitanja i zadaci
ŠESTI DEO PARALELNA ORGANIZACIJA
Poglavlje 20 Paralelna obrada
20.1 Organizacija sa više procesora
20.2 Simetrični multiprocesori
20.3 Koherentnost keš memorije i MESI protokol
20.4 Višenitni rad i čip sa više procesora
20.5 Klasteri
20.6 Neuniformni pristup memoriji
20.7 Ključni termini, kontrolna pitanja i zadaci
Poglavlje 21 Računari sa više jezgara
21.1 Problemi sa performansama hardvera
21.2 Problemi sa performansama softvera
21.3 Organizacija sa više jezgara
21.4 Heterogena organizacija sa više jezgara
21.5 Procesor Intel Core i7-5960X
21.6 Procesor ARM Coretex-A15 MPCore
21.7 Centralni računar IBM z13
21.8 Ključni termini, kontrolna pitanja i zadaci
Dodatak A Sistemske sabirnice
A.1 Struktura sabirnice
A.2 Hijerahije sa više sabirnica
A.3 Elementi projektovanja sabirnica
Dodatak B Strategije pomoćne keš memorije
B.1 Pomoćna keš memorija
B.2 Selektivna pomoćna keš memorija
Dodatak C Prepletena memorija
Dodatak D Međunarodni referentni alfabet
Dodatak E Stekovi
E.1 Stekovi
E.2 Način na koji se stek ostvaruje
E.3 Izračunavanje izraza
Dodatak F Rekurzivne procedure
F.1 Rekurzija
F.2 Predstavljanje stabla aktiviranja
F.3 Ostvarivanje korišćenjem steka
F.4 Rekurzija i iteracija
Dodatak G Dodatne teme o protočnoj obradi instrukcija
G.1 Tabele rezervacija protočne obrade
G.2 Prihvatna memorija za promenu redosleda
G.3 Tomasulov algoritam
G.4 Praćenje pristupa
Rečnik
Reference
Indeks